SEP 2 4 2003 SEP 2

Typed or printed name

Signature

PTO/SB/21 (08-00)

Approved for use through 10/31/2002. OMB 0651-0031

U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE k Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

TRANSMITTAL FORM

(to be used for all correspondence after initial filing)

Total Number of Pages in This Submission 3

	an almose it displaye a valid Olvid Control Hamber.
Applicati n Number	10/605,031
Filing Date	09/03/2003
First Named Inventor	Chi-Feng Wu
Group Art Unit	
Examiner Name	
Attorney Docket Number	REAP0006USA

		ENCLOSURES (che	eck all that apply)		
Fee Transmittal For	rm	Assignment Papers (for an Application)	After Allowance Communication to Group		
Fee Attached	;d	Drawing(s)	Appeal Communication to Board of Appeals and Interferences		
Amendment / Reply	y	Licensing-related Papers	Appeal Communication to Group (Appeal Notice, Brief, Reply Brief)		
After Final		Petition to Comment to	Proprietary Information		
Affidavits/de	eclaration(s)	Petition to Convert to a Provisional Application	Status Letter		
Extension of Time F	Request	Power of Attorney, Revocation Change of Correspondence Address	Other Enclosure(s) (please identify below):		
Express Abandonm	nent Request	Terminal Disclaimer Request for Refund			
Information Disclos		CD, Number of CD(s)			
Certified Copy of Proposition Document(s)	nonty	Remarks			
Response to Missin Incomplete Applicat	•				
	Missing Parts R 1.52 or 1.53				
	SIGNATU	JRE OF APPLICANT, ATTORNEY,	OR AGENT		
Firm <i>or</i> Individual name	Winston Hsu, Reg. No.: 41,526				
Signature	Signature Winslam Ofern				
Date	Date 9/23/2003				
CERTIFICATE OF MAILING					
I hereby certify that this correspondence is being deposited with the United States Postal Service with sufficient postage as first class					

Burden Hour Statement: This form is estimated to take 0.2 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.

Date

mail in an envelope addressed to: Commissioner for Patents, Washington, DC 20231 on this date:

PTO/SB/17 (01-03) Approved for use through 04/30/2003. OMB 0651-0032 U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE ork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

Complete if Known FEE TRANSMITTAL 10/605,031 **Application Number** for FY 2003 Filing Date 9/3/2003 Chi-Feng Wu First Named Inventor Effective 01/01/2003. Patent fees are subject to annual revision. **Examiner Name** Applicant claims small entity status. See 37 CFR 1.27

Art Unit

TOTAL AN	OUNT OF PAY	MENT	(\$) 0.00			Attorr	ey Do	cket N	lo.	REAP0006USA		
METHOD OF PAYMENT (check all that apply)			FEE CALCULATION (continued)									
Check	Check Credit card Money Other None			one	3. AI	DDITI	ONAL	. FEE	S			
Deposit	Account:	→ Order			Large I	Entity	Small	Entity				
Deposit					Fee Code			Fee (\$)		Fee Description		For Doid
Account Number	50-0801				1051	130	2051	_ •	Surch	arge - late filing fee or oath		Fee Paid
Deposit Account	North America I	International	Patent Office		1052	50	2052			arge - late provisional filing fo	ee or	
Name The Commiss	ioner is authorized	to: (check all	that apply)		1053	130	1053	130	Non-E	English specification		
	(s) indicated below		t any overpaymer	nts	1812	2,520	1812	2,520	For fili	ing a request for ex parte ree	xamination	
Charge any	additional fee(s) du	uring the pende	ncy of this applica	ation	1804	920*	1804			esting publication of SIR prior iner action	r to	
	(s) indicated below,	_	filing fee		1805	1,840*	1805			esting publication of SIR afte	r	
to the above-id	entified deposit acc	ount.			4054				Exam	niner action	}	
	FEE CAL	CULATION	-		1251	110	2251	55		nsion for reply within first mor		
	LING FEE				1252	410	2252	205		nsion for reply within second		
	Smail Entity Fee Fee Fee	Description	Fee Pai	id	1253	930	2253			nsion for reply within third mo		
	Code (\$)		100.4		1254		2254	725		nsion for reply within fourth m		
	2001 375 Ut	tility filing fee		$\exists 1$	1255		2255	985	Exter	nsion for reply within fifth mor	ith	
		esign filing fee			1401	320	2401			e of Appeal		
		ant filing fee			1402	320	2402			a brief in support of an appe	:al	
		eissue filing fee			1403	280	2403	140	Requ	est for oral hearing		
1005 160	2005 80 Pr	rovisional filing	fee	-4		1,510	1451			on to institute a public use pro	oceeding	
SUBTOTAL. (1) (\$) 0.00			1452	110	2452	55	Petitio	on to revive - unavoidable				
2. EXTRA C	CLAIM FEES FO	OR UTILITY	AND REISS		1453		2453	650	Petiti	on to revive - unintentional	1	· ·
		F	ee from _		1501	1	2501			issue fee (or reissue)		
Total Claims	-20** =	ra Claims	below Fee P	alu	1502	470	2502			gn issue fee		
Independent	- 3** =	×		司	1503	630	2503			t issue fee		
Claims Multiple Deper	-	^_		司	1460	130	1460			ons to the Commissioner	 	
Large Entity [Small Entity	_			1807	50	1807			essing fee under 37 CFR 1.1	` ''	
Fee Fee	Fee Fee	Fee Descripti	<u>on</u>		1806	180	1806			nission of Information Disclosi		
Code (\$) 1202 18	Code (\$) 2202 9 C	laims in excess	s of 20		8021	40	8021	40	prope	rding each patent assignmen erty (times number of properti	t per es)	<u>. </u>
1201 84			ms in excess of 3		1809	750	2809	375		i a submission after final rejec SFR 1.129(a))	ction	
1203 280	2203 140 M		ent claim, if not pa	aid	1810	750	2810	375		ach additional invention to be	,	
1204 84	2204 42 **	* Reissue indep over original pa	endent claims atent		1801	750	2801	375		iined (37 CFR 1.129(b)) uest for Continued Examinati	ion (RCE)	
1205 18	2205 9 **		s in excess of 20		1802	900	1802	900	Req	uest for expedited examination design application	` '	
and over original patent			Other f	ee (spe	ecify)		UI a C	acoigit application	ŀ	 -∤		
SUBTUTAL (2) ((3) 0.00				• -	Basic F	iling Fe	ee Pai	d SUBTOTAL (3)	(8) 000			
Of Namber previously paid, if greater, For Reissues, see above												
SUBMITTED B		- 11-			Ta		ion Al-	-	•	(Complete (if applic	:able)	
Name (Print/Type	e) I Winstor	HSII			■ K	egistrat	ion No.	1 AA	F00	Tolonhone 0000	20027050	

**or number previ	ously paid, if greater, For Reissues, see above	*Reduced by Basic Filing Fee Paid	SUBTOTAL (3) (\$) 0.00		
SUBMITTED BY			(Complete (if applicable)		
Name (Print/Type)	Winston Hsu	Registration No. (Attorney/Agent) 41,526	Telephone 886289237350		
Signature	Willowolo	A 10	Date C/25/200	75	

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, Washington, DC 20231.


SEP 2 4 2003 32

PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Used the Paper Cork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign applications:							
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO			
092118131	TaiwanR.O.C	07/02/2003					

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



यित्र यित्र यित्र ।



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

兹證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下:

리도 리드 리드 리드 리드 리드 리드

리도 리도 인도 인도

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日:西元 2003 年 07 月 02 日

Application Date

申 請 案 \號: 092118131

Application No.

申 請 人 : 瑞昱半導體股份有限公司

Applicant(s)

局

Director General



發文字號:


09220839290

Serial No.

ज्य जर जर

申請日期:	IPC分類	
申請案號:		

(以上各欄)	由本局填	發明專利說明書
	中文	以單掃描時脈進行掃描測試之方法及其架構
發明名稱	英文	A SYSTEM AND METHOD FOR PERFORMING SCAN TEST WITH SINGLE SCAN CLOCK
·	姓名(中文)	1. 吳奇峰
=	姓 名 (英文)	1.Wu, Chi-Feng
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
	住居所(中 文)	1. 高雄市苓雅區興中一路八巷二十八號
	住居所(英文)	1. No. 28, Lane 8, Hsing-Chung 1st Rd., Ling-Ya, Kao-Hsiung City, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 瑞昱半導體股份有限公司
	名稱或 姓 名 (英文)	1. Realtek Semiconductor Corp.
=-	國 籍 (中英文)	1. 中華民國 TW
午請人 (共1人)	住居所 (營業所) (中 文)	1. 新竹縣新竹科學園區工業東九路二號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1.2 Industry E. Rd. IX, Hsin-Chu Hsien, Taiwan, R.O.C.
	代表人(中文)	1. 葉博任
	代表人(英文)	1. Yeh, Po-Len



四、中文發明摘要 (發明名稱:以單掃描時脈進行掃描測試之方法及其架構)

一種以單掃描時脈進行掃描測試之多時脈域邏輯系統及其相關方法。該邏輯系統包括第一時脈域,係根據第一時脈凱號進行邏輯運算及掃描測試;及第二時脈域,係根據第二時脈訊號進行邏輯運算,並根據第一時脈訊號進行掃瞄測試。

五、(一)、本案代表圖為:第七圖(二)、本案代表圖之元件代表符號簡單說明

900 多時脈域邏輯系統

902, 903 時脈域複合模組

910, 920, 930 時脈域

912, 922, 932 時脈輸入端


940, 950 多工器

942, 952 掃描時脈輸入端

六、英文發明摘要 (發明名稱:A SYSTEM AND METHOD FOR PERFORMING SCAN TEST WITH SINGLE SCAN CLOCK)

A logic system for performing scan test with single scan clock and related method. The logic stem includes a first clock domain, which performs logic operations and scan tests with a first clock signal, and a second clock domain, which performs logic operations with a second clock signal and performs scan tests with the first clock signal.





四、中文發明摘要 (發明名稱:以單掃描時脈進行掃描測試之方法及其架構)

944, 954

功能時脈輸入端

946, 956

模式輸入端

948, 958

多工輸出端

六、英文發明摘要 (發明名稱: A SYSTEM AND METHOD FOR PERFORMING SCAN TEST WITH SINGLE SCAN CLOCK)

一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先權
-			
		無	
		·	
		·	
二、□主張專利法第二十五	上條之一第一項優	· 先權:	
申請案號:			
		無	
日期:	شهر بالموارد و مقد	ام المحادث معدد المحادث م	and the same of the property of the same o
三、主張本案係符合專利法	·第二十條第一項	[]第一款但書或[]第	书二款但書規定之期間
日期:		•	
四、□有關微生物已寄存於	國外:	•	
寄存國家: 寄存機構:	•	無	
寄存日期:			
寄存號碼:			
□有關微生物已寄存於		足之寄存機構):	
寄存機構: 寄存日期:		無	
寄存號碼:			
□熟習該項技術者易於	淹得,不須寄存。	• · · · · · · · · · · · · · · · · · · ·	
		•	
MIII BYCH SCHIS BIS LISK BUSHA INTERNIT			

五、發明說明 (1)

發明所屬之技術領域

本發明提供一種多時脈域邏輯系統,尤指一種以單掃描時脈進行掃描測試之多時脈域邏輯系統及其相關方法。


先前技術

數位邏輯電路普遍地被應用在許多電子產品中。一般數位邏輯電路包括組合電路(combinational crcuits)與序列電路(sequential circuits)。組合電路係根據目前的輸入訊號來產生輸出訊號,而序列電路具有記憶功能,能夠根據先前的輸入訊號來產生輸出訊號。

在設計跟製造數位邏輯電路時,必須藉由適當的裝置來進行電路負錯及測試。習知的電路測試單元係採用將多個正反器掃描單元(如圖一)彼此串接為一掃描鏈(scan chain)(如圖二的掃描鏈 200),透過將特定的邏輯值依序載入該掃瞄鍊中,來負錯該數位邏輯電路,此作法稱為掃描測試。

請參考圖一,圖一為D型正反器掃描單元100之示意圖。D型正反器掃描單元100包含有D型正反器102及多工







五、發明說明 (2)

104, 用來根據掃描致能訊號 SE選擇性地輸出功能輸入 訊號D或掃描輸入訊號SI。當掃描致能訊號處於掃描致能 態時,多工器輸出端 138輸出掃描輸入訊號至 D型正反器 102, 當掃描致能訊號處於掃描失能態時, 多工器輸出端 138輸出功能輸入訊號至D型正反器102。D型正反器102則 依據自多工器 104輸入之信號, 自信號輸出端輸出相對應 ,或是自反相信號輸出端輸出相對應之反相 的輸出信號 出信號。請參考圖二,圖二為習知之掃描鏈200之示意 。多個 D型正反器掃描單元 210、230彼此串接形成掃描 200 (scan chain),後一級D型正反器掃描單元230的 笛輸入端 234電連接於前一級 D型正反器掃描單元 210之 資料輸出端220以形成掃描鏈200。當掃描致能訊號處於 掃描致能態時,掃描輸入訊號依據時脈訊號 C1k依序進入 掃描鏈 200°如此達到分別賦予該等序列電路(D型正反 器掃描單元 210、 230) 特定的邏輯值以對邏輯系統負錯 之目的

有些邏輯系統需要兩種以上的時脈訊號作為同步運作的基準。其中根據同一頻率的時脈訊號運作的元件組合稱為時脈域,因此該種邏輯系統係包含兩個以上的時脈域,而每個時脈域中的元件係以該時脈域對應的特定頻率的時脈訊號作為同步運作的基準。

如圖三所示之多時脈域邏輯系統500,其D型正反器







五、發明說明 (3)

掃描單元 512、 514、 516、 522、 524、 532係 以 不 同 頻 率 的時脈訊號作為同步的基準,故分別屬於不同的時脈域 510、520及530。因此習知之多時脈域邏輯系統500,在 進行掃描測試時,時脈域 510、520、530分別接收掃描輸 入訊號 scan_in_1、 scan_in_2、 scan_in_3以進行掃描測 並且各自輸出掃描輸出訊號 scan_out_1、 scan_ out $_2$ 、 $scan_$ out $_3$ 。 請參照圖四,對應於輸入訊號 scan_in_l、scan_in_2、scan_in_3與掃描輸出訊號 $scan_out_1$ 、 $scan_out$ $_2$ 、 $scan_out$ $_3$ 的 數 量 , 該 掃描測試設備需具有足夠數量的輸出埠與輸入埠以進行 捐苗測試。然而該掃描測試設備的價格係對應於該等輸 出埠與輸入埠的數量。另外在一掃描測試過程中,較長 的掃描鏈只載入/卸載一小部份的掃描訊號,而較短的 掃描鏈已經完成載入/卸載,於是較短的掃描鏈對應的 輸出埠與輸入埠閒置的同時必須等待較長的掃描鏈完成 所有載入一卸載,故無法充分利用該掃描測試設備也無 法縮短掃描測試時間。

習知的做法可利用鎖存器(latch)串接不同時脈域的掃描鏈,請參考圖五。圖五的各元件係對應於圖三,並且圖五係以D型鎖存器702、704(Dlatch)以串接不同時脈域的掃描鏈。然而在進行多時脈域邏輯系統700的掃描測試時仍然必須提供所有的時脈訊號clk1、clk2、clk3以進行掃描測試,並且圖五的掃描鏈之設置必須按





五、發明說明 (4)

照同一時脈域的 D型正反器掃描單元先串接在一起再按照每一時脈域所對應的時脈訊號之頻率大小依序串接,而不能配合掃描測試設備的輸出埠與輸入埠之數量設置為任意數量且接近等長的掃描鏈以平行地載入/卸載該等掃描鏈來解決輸出埠與輸入埠閒置的問題。因此習知以鎖存器串接不同時脈域的掃描鏈之做法不能充分解決前面所述的問題。

發明內容

因此本發明之主要目的在於提供一種以單掃描時脈進行掃描測試之多時脈域邏輯系統及其方法,以解決上述問題。

本發明提供一種以單掃描時脈進行掃描測試之多時脈域選輯系統及其方法,該邏輯系統包含有第一時號,則常之常,則不輸入第一時脈號,則不輸入第一時脈號,則所以係根據第一時脈進行選輯包含有第二時脈域合為有第二時脈域合為,其包時脈號選擇性地輸出第一時脈號,則不根據模式,則不可以與其一時脈域。與其一時脈域。與其一時脈域。與其一時脈域。與其一時脈域。與其一時脈域。與其一時脈域。與其一時脈域。與其一時脈域。與其一時脈域。與其一時脈域。與其一時脈流域。






五、發明說明 (5)

實施方式

本發明所提出之多時脈域邏輯系統,在進行邏輯運算時,不同的時脈域係依據各自相對應的時脈訊號進行邏輯運算。而在進行掃描測試時,則將不同的時脈域串接,依據同一時脈訊號進行掃描測試。

圖六為本發明之多時脈域邏輯系統900之示意圖。圖 六說明一種以單掃描時脈進行掃描測試之多時脈域邏輯 系統 900, 用來根據第一時脈訊號 clk1、第二時脈訊號 ·2、與第三時脈訊號 clk3進行邏輯運算,並且根據第 一時脈訊號 clkl進行掃描測試。邏輯系統 900包含有第一 時脈域 910, 其包含有第一時脈輸入端 912, 用來輸入第 一時脈訊號 clkl, 第一時脈域 910係根據第一時脈訊號 clk1進行邏輯運算,並進行掃描測試。邏輯系統900另包 含有第二時脈域複合模組902,其包含有第二多工器 940, 用來根據模式訊號 tmode選擇性地輸出第一時脈訊 號 clk1或第二時脈訊號 clk2。第二時脈域複合模組 902另 包含有第二時脈域 920, 其包含有第二時脈輸入端 922, 電連接於第二多工器於輸出端948,用來輸入第一時脈訊 號 clk1或 第 二 時 脈 訊 號 clk2, 第 二 時 脈 域 920係 根 據 第 二 時脈訊號 clk2進行邏輯運算,且根據第一時脈訊號 clk1 進行該掃描測試。在本實施例中,邏輯系統900另包含有 三時脈域複合模組903,其架構同第二時脈域複合模組






五、發明說明 (6)

902。第三時脈域 930係根據第三時脈訊號 c1k3進行邏輯運算,且根據第一時脈訊號 c1k1進行該掃描測試。

請參考圖七,圖七為圖六之多時脈域邏輯系統900之 時脈樹(clock tree)示意圖。第一時脈域 910包含有複 數個 D型正反器掃描單元 914、 916、 918。每一 D型正反器 掃描單元 914、 916、 918當中都包含有掃描單元時脈輸入 端,用來輸入第一時脈訊號 clk1, D型正反器掃描單元 914、916、918係用來根據第一時脈訊號 clkl進行邏輯運 ,並且根據第一時脈訊號clkl進行該掃描測試。在進 行邏輯運算時,第二多工器940及第三多工器950係依據 模式訊號 tmode分別選擇第二時脈訊號 clk2及第三時脈訊 號 clk3輸入至第二時脈域 920及第三時脈域 930中。如 此,屬於第二時脈域 920之 D型正反器掃描單元 924、 926 及屬於第三時脈域 930之 D型正反器掃描單元 934分別依據 第二時脈訊號 clk2及第三時脈訊號 clk3進行邏輯運算。 而在進行掃描測試時,第二多工器940及第三多工器950 係依據模式訊號 tmode選擇第一時脈訊號 clkl輸入至第二 時脈域 920及第三時脈域 930中。如此,屬於第二時脈域 920之 D型正反器掃描單元 924、 926及屬於第三時脈域 930 之 D型正反器掃描單元 934皆依據第一時脈訊號 clk1進行 邏輯運算。

當時脈訊號以相同的時間到達對應之D型正反器掃描




五、發明說明 (7)

單元,此特性稱為時脈樹平衡特性。如果時脈訊號以近似的時間到達 D型正反器掃描單元,則稱為時脈樹近似平衡 (quasi-balance) 特性。請參照圖七,在本實施例中,利用緩衝器 962、964、966、968、970、972、974的設置,以使得多時脈域邏輯系統 900對於第一時脈訊號 clkl具備時脈樹平衡、或時脈樹近似平衡特性。如此可避免多時脈域邏輯系統 900發生習知的時脈扭曲 (clock skew)的現象,也就是時脈訊號無法同時到達各元件所造成的同步失序現象。

請參考圖八,其繪示本發明所提出之第二實施例中,D型正反器掃描單元之示意圖。本實施例與前一實施例例之不同之處在於,本實施例係在以每一個D型正反器之時脈號輸入端增設一時脈多工器,用以選擇性地輸入為例,其時脈多工器係用以依據掃描致能訊號 SE選擇性地輸出第二時脈訊號 C1k2或第一時脈訊號 SE係選擇性地輸出第二時脈訊號 C1k2至 D型正反器。而在進行器內訊號 D及第二時脈訊號 C1k2至 D型正反器。而在進行掃描測試時,掃描致能訊號 SE係選擇掃描輸入訊號 SI及第一時脈訊號 c1k1至 D型正反器。如此,則本實施例藉由設計,掃描致能訊號 SE係選擇掃描輸入訊號 SI及第一時脈訊號 c1k1至 D型正反器。如此,則本實施例藉由從達到的目的。而不需要如前一實施例,以增設模式選擇訊號 tmode,並於每一個時脈域設置一多工器的方式,






五、發明說明 (8)

來達到本發明欲達到的目的。

請參考圖九,圖九為本發明所提出之多時脈域邏輯系統之掃描鏈(scan chain)示意圖。當進行掃描測試時,不同時脈域之D型正反器掃描單元914、916、918、924、926、934皆串接形成至少一掃描鏈,後一級的D型正反器掃描單元的掃描輸入端電連接於前一D型正反器掃描單元之資料輸出端。將掃描輸入訊號 scan_in自該掃描鏈之起始端的D型正反器掃描單元914輸入。掃描輸入訊號 scan_in依序地平移,因此D型正反器掃描單元916、93、924、926、934當中得以依序地輸入掃描輸入訊號 scan_out輸出。

本發明的多時脈域邏輯系統 900由於所有的 D型正反器掃描單元使用同一時脈訊號 clkl進行掃描測試,就可以配合該掃描測試設備的輸出埠與輸入埠之數量設置為任意數量且接近等長的掃描鏈,所以可以平行地載入/卸載該等掃描鏈,而沒有輸出埠與輸入埠閒置的問題。並且可藉由減少輸出埠與輸入埠的數目而降低測試的成本。


以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利





五、發明說明 (9)

的涵蓋範圍。



圖式簡單說明

圖式之簡單說明

圖一為習知之D型正反器掃描單元之示意圖。

圖二為習知之掃描鏈之示意圖。

圖三為習知之多時脈域邏輯系統之示意圖。

圖四為圖三之多時脈域邏輯系統之掃描鏈示意圖。

圖五為習知之多時脈域邏輯系統之示意圖。

圖六為本發明之第一實施例所提出多時脈域邏輯系統之示意圖。

圖七為圖六之多時脈域邏輯系統之時脈樹示意圖。

圖八為本發明之第二實施例所提出 D型正反器掃描單元之示意圖。

圖九為本發明之多時脈域邏輯系統之掃描鏈示意圖。

圖式之符號說明

100, 210, 230, 512, 514, 516, 522, 524, 532,

914, 916, 918, 924, 926, 934

D型正反器掃描單元

102 D正反器 104 掃描單元多工器

132, 212, 232 資料輸入端

134, 214, 234, 981, 983, 985, 987, 989, 991 掃 輸 入 端



圖式簡單說明 218, 238, 912, 922, 932 時脈輸入端 220, 222, 240, 242, 982, 984, 986, 988, 990, 992 資料輸出端 224, 244 重設端 136, 216, 236 掃描致能端 138 掃描單元多工輸出端 200 掃描鏈 250 組合電路 500, 700, 900 多時脈域邏輯系統 510, 520, 530, 910, 920, 930 時脈域 702, 704 鎖存器 902, 903 時脈域複合模組 940, 950 多工器 942, 952 掃描時脈輸入端 功能時脈輸入端 944, 954

模式輸入端

多工輸出端


962, 964, 966, 968, 970, 972, 974

946, 956

948, 958

六、申請專利範圍

- 1. 一多時脈域掃描測試系統,用以對一邏輯電路進行掃描測試,該多時脈域掃描測試系統包含:
- 一第一時脈域,用以根據一第一時脈訊號進行邏輯運算以及掃描測試;及
- 一第二時脈域,用以依據一第二時脈訊號進行邏輯運算,並根據該第一時脈訊號進行掃描測試。
- 2. 如申請專利範圍第1項所述之掃描測試系統,其中該第一時脈域包括至少一第一掃描單元,該第一掃描單元 包括:
- 一多工器,用以依據一掃描致能訊號,選擇功能輸入訊號或掃描輸入訊號輸出;及
- 一 D型正反器,用以接收輸入之功能輸入訊號或掃描輸入訊號,並依據該第一時脈訊號將之輸出。
- 3. 如申請專利範圍第1項所述之掃描測試系統,其中該第二時脈域更包括:
- 一多工器,用以依據一模式訊號,選擇該第一時脈訊號或第二時脈訊號,作為一第二時脈域驅動訊號; 及
 - 至少一第二掃描單元,包括:
- 一多工器,用以依據一掃描致能訊號,選擇功能輸入訊號或掃描輸入訊號輸出;及
 - 一 D型正反器,用以接收輸入之功能輸入訊號或掃描




六、申請專利範圍

輸入訊號,並依據該第二時脈域驅動訊號將之輸出。

- 4. 如申請專利範圍第1項所述之掃描測試系統,其中當進行掃描測試時,該第一時脈域及該第二時脈域係串接形成一掃描鏈。
- 5. 如申請專利範圍第1項所述之掃描測試系統,其中該第二時脈域更包括至少一第二掃描單元,包括:
- 一第一多工器,用以依據一掃描致能訊號,選擇該功能輸入訊號或該掃描輸入訊號輸出;
- 一第二多工器,用以依據該掃描致能訊號,選擇該第一時脈訊號或第二時脈訊號輸出;及
- 一 D型正反器,分別與該第一多工器及該第二多工器 耦接,用以接收輸入之該功能輸入訊號或該掃描輸入訊 號之一者,並依據接收之該第一時脈訊號或該第二時脈 訊號輸出。
- 6. 一種對一邏輯系統進行掃描測試之方法,該邏輯系統包含有一多時脈域掃描測試電路,其包括一第一時脈域及一第二時脈域,該方法包含:
- 當該邏輯系統進行邏輯運算時,該第一時脈域依據 一第一時脈訊號,該第二時脈域依據一第二時脈訊號, 分別進行邏輯運算;及

當該邏輯系統進行掃描測試時,該第一時脈域及該



六、申請專利範圍


第二時脈域依據該第一時脈訊號進行掃描測試。


- 7. 一種掃描單元,係用以設置於一多時脈域掃描鏈電路中,包括:
- 一第一多工器,用以依據一掃描致能訊號,選擇一功能輸入訊號或一掃描輸入訊號輸出;
- 一第二多工器,用以依據該掃描致能訊號,選擇一第一時脈訊號或一第二時脈訊號輸出;及
- 一 D型正反器,分別與該第一多工器及該第二多工器 耦接,用以接收輸入之該功能輸入訊號或該掃描輸入訊 別,並依據接收之該第一時脈訊號或該第二時脈訊號將 之輸出;


其中,當該多時脈域掃描鏈電路進行邏輯運算時,該第一多工器係選擇該功能輸入訊號,且該第二多工器係選擇該第一時脈訊號輸出至該D型正反器中,當該多時脈域掃描鏈電路進行掃描測試時,該第一多工器係選擇該掃描輸入訊號,且該第二多工器係選擇該第二時脈訊號輸出至該D型正反器中。


8. 如申請專利範圍第7項所述之掃描單元,其中該多時 脈域掃描鏈電路係由複數個該掃描單元串接而成,前一 個掃描單元之輸出訊號係為下一個掃描單元之該掃描輸 入訊號。























图

